Q1. YMIN ਦੇ ਠੋਸ-ਤਰਲ ਹਾਈਬ੍ਰਿਡ ਕੈਪੇਸੀਟਰ ਰੀਫਲੋ ਸੋਲਡਰਿੰਗ ਤੋਂ ਬਾਅਦ ਵਧੇ ਹੋਏ ਲੀਕੇਜ ਕਰੰਟ ਕਾਰਨ ਹੋਣ ਵਾਲੀ ਬਹੁਤ ਜ਼ਿਆਦਾ ਬਿਜਲੀ ਦੀ ਖਪਤ ਨੂੰ ਕਿਵੇਂ ਸੰਬੋਧਿਤ ਕਰਦੇ ਹਨ?
A: ਇੱਕ ਪੋਲੀਮਰ ਹਾਈਬ੍ਰਿਡ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਦੁਆਰਾ ਆਕਸਾਈਡ ਫਿਲਮ ਢਾਂਚੇ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾ ਕੇ, ਅਸੀਂ ਰੀਫਲੋ ਸੋਲਡਰਿੰਗ (260°C) ਦੌਰਾਨ ਥਰਮਲ ਤਣਾਅ ਦੇ ਨੁਕਸਾਨ ਨੂੰ ਘਟਾਉਂਦੇ ਹਾਂ, ਲੀਕੇਜ ਕਰੰਟ ਨੂੰ ≤20μA ਤੱਕ ਰੱਖਦੇ ਹਾਂ (ਮਾਪਿਆ ਗਿਆ ਔਸਤ ਸਿਰਫ 3.88μA ਹੈ)। ਇਹ ਵਧੇ ਹੋਏ ਲੀਕੇਜ ਕਰੰਟ ਕਾਰਨ ਹੋਣ ਵਾਲੇ ਪ੍ਰਤੀਕਿਰਿਆਸ਼ੀਲ ਪਾਵਰ ਨੁਕਸਾਨ ਨੂੰ ਰੋਕਦਾ ਹੈ ਅਤੇ ਇਹ ਯਕੀਨੀ ਬਣਾਉਂਦਾ ਹੈ ਕਿ ਸਮੁੱਚੀ ਸਿਸਟਮ ਪਾਵਰ ਮਿਆਰ ਨੂੰ ਪੂਰਾ ਕਰਦੀ ਹੈ।
Q2. YMIN ਦੇ ਅਤਿ-ਘੱਟ ESR ਠੋਸ-ਤਰਲ ਹਾਈਬ੍ਰਿਡ ਕੈਪੇਸੀਟਰ OBC/DCDC ਸਿਸਟਮਾਂ ਵਿੱਚ ਬਿਜਲੀ ਦੀ ਖਪਤ ਨੂੰ ਕਿਵੇਂ ਘਟਾਉਂਦੇ ਹਨ?
A: YMIN ਦਾ ਘੱਟ ESR ਕੈਪੇਸੀਟਰ ਵਿੱਚ ਰਿਪਲ ਕਰੰਟ (ਪਾਵਰ ਲੌਸ ਫਾਰਮੂਲਾ: ਪਲੌਸ = ਇਰਿਪਲ² × ESR) ਕਾਰਨ ਹੋਣ ਵਾਲੇ ਜੂਲ ਹੀਟ ਲੌਸ ਨੂੰ ਕਾਫ਼ੀ ਘਟਾਉਂਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਸਮੁੱਚੀ ਸਿਸਟਮ ਪਰਿਵਰਤਨ ਕੁਸ਼ਲਤਾ ਵਿੱਚ ਸੁਧਾਰ ਹੁੰਦਾ ਹੈ, ਖਾਸ ਕਰਕੇ ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ DCDC ਸਵਿਚਿੰਗ ਦ੍ਰਿਸ਼ਾਂ ਵਿੱਚ।
ਪ੍ਰ 3. ਰੀਫਲੋ ਸੋਲਡਰਿੰਗ ਤੋਂ ਬਾਅਦ ਰਵਾਇਤੀ ਇਲੈਕਟ੍ਰੋਲਾਈਟਿਕ ਕੈਪੇਸੀਟਰਾਂ ਵਿੱਚ ਲੀਕੇਜ ਕਰੰਟ ਕਿਉਂ ਵਧਦਾ ਹੈ?
A: ਰਵਾਇਤੀ ਇਲੈਕਟ੍ਰੋਲਾਈਟਿਕ ਕੈਪੇਸੀਟਰਾਂ ਵਿੱਚ ਤਰਲ ਇਲੈਕਟ੍ਰੋਲਾਈਟ ਉੱਚ-ਤਾਪਮਾਨ ਦੇ ਝਟਕੇ ਹੇਠ ਆਸਾਨੀ ਨਾਲ ਵਾਸ਼ਪੀਕਰਨ ਹੋ ਜਾਂਦਾ ਹੈ, ਜਿਸ ਨਾਲ ਆਕਸਾਈਡ ਫਿਲਮ ਵਿੱਚ ਨੁਕਸ ਪੈਦਾ ਹੁੰਦੇ ਹਨ। ਠੋਸ-ਤਰਲ ਹਾਈਬ੍ਰਿਡ ਕੈਪੇਸੀਟਰਾਂ ਵਿੱਚ ਠੋਸ ਪੋਲੀਮਰ ਸਮੱਗਰੀ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਜੋ ਵਧੇਰੇ ਗਰਮੀ-ਰੋਧਕ ਹੁੰਦੇ ਹਨ। 260°C ਰੀਫਲੋ ਸੋਲਡਰਿੰਗ ਤੋਂ ਬਾਅਦ ਔਸਤ ਲੀਕੇਜ ਕਰੰਟ ਵਾਧਾ ਸਿਰਫ 1.1μA (ਮਾਪਿਆ ਗਿਆ ਡੇਟਾ) ਹੈ।
ਸਵਾਲ: 4. YMIN ਦੇ ਠੋਸ-ਤਰਲ ਹਾਈਬ੍ਰਿਡ ਕੈਪੇਸੀਟਰਾਂ ਲਈ ਟੈਸਟ ਡੇਟਾ ਵਿੱਚ ਰੀਫਲੋ ਸੋਲਡਰਿੰਗ ਤੋਂ ਬਾਅਦ 5.11μA ਦਾ ਵੱਧ ਤੋਂ ਵੱਧ ਲੀਕੇਜ ਕਰੰਟ ਅਜੇ ਵੀ ਆਟੋਮੋਟਿਵ ਨਿਯਮਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ?
A: ਹਾਂ। ਲੀਕੇਜ ਕਰੰਟ ਲਈ ਉਪਰਲੀ ਸੀਮਾ ≤94.5μA ਹੈ। YMIN ਦੇ ਠੋਸ-ਤਰਲ ਹਾਈਬ੍ਰਿਡ ਕੈਪੇਸੀਟਰਾਂ ਲਈ 5.11μA ਦਾ ਮਾਪਿਆ ਗਿਆ ਵੱਧ ਤੋਂ ਵੱਧ ਮੁੱਲ ਇਸ ਸੀਮਾ ਤੋਂ ਬਹੁਤ ਹੇਠਾਂ ਹੈ, ਅਤੇ ਸਾਰੇ 100 ਨਮੂਨਿਆਂ ਨੇ ਦੋਹਰੇ-ਚੈਨਲ ਏਜਿੰਗ ਟੈਸਟ ਪਾਸ ਕੀਤੇ ਹਨ।
ਸਵਾਲ: 5. YMIN ਦੇ ਠੋਸ-ਤਰਲ ਹਾਈਬ੍ਰਿਡ ਕੈਪੇਸੀਟਰ 135°C 'ਤੇ 4000 ਘੰਟਿਆਂ ਤੋਂ ਵੱਧ ਉਮਰ ਦੇ ਨਾਲ ਲੰਬੇ ਸਮੇਂ ਦੀ ਭਰੋਸੇਯੋਗਤਾ ਦੀ ਗਰੰਟੀ ਕਿਵੇਂ ਦਿੰਦੇ ਹਨ?
A: YMIN ਕੈਪੇਸੀਟਰ ਉੱਚ-ਤਾਪਮਾਨ ਪ੍ਰਤੀਰੋਧ, ਵਿਆਪਕ CCD ਟੈਸਟਿੰਗ, ਅਤੇ ਐਕਸਲਰੇਟਿਡ ਏਜਿੰਗ ਟੈਸਟਿੰਗ (135°C 105°C 'ਤੇ ਲਗਭਗ 30,000 ਘੰਟਿਆਂ ਦੇ ਬਰਾਬਰ ਹੈ) ਵਾਲੇ ਪੋਲੀਮਰ ਸਮੱਗਰੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ ਤਾਂ ਜੋ ਇੰਜਣ ਕੰਪਾਰਟਮੈਂਟਾਂ ਵਰਗੇ ਉੱਚ-ਤਾਪਮਾਨ ਵਾਲੇ ਵਾਤਾਵਰਣਾਂ ਵਿੱਚ ਸਥਿਰ ਸੰਚਾਲਨ ਨੂੰ ਯਕੀਨੀ ਬਣਾਇਆ ਜਾ ਸਕੇ।
ਸਵਾਲ:6. ਰੀਫਲੋ ਸੋਲਡਰਿੰਗ ਤੋਂ ਬਾਅਦ YMIN ਸੋਲਿਡ-ਲਿਕੁਇਡ ਹਾਈਬ੍ਰਿਡ ਕੈਪੇਸੀਟਰਾਂ ਦੀ ESR ਪਰਿਵਰਤਨ ਰੇਂਜ ਕੀ ਹੈ? ਡ੍ਰਿਫਟ ਨੂੰ ਕਿਵੇਂ ਨਿਯੰਤਰਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ?
A: YMIN ਕੈਪੇਸੀਟਰਾਂ ਦਾ ਮਾਪਿਆ ਗਿਆ ESR ਪਰਿਵਰਤਨ ≤0.002Ω ਹੈ (ਉਦਾਹਰਨ ਲਈ, 0.0078Ω → 0.009Ω)। ਇਹ ਇਸ ਲਈ ਹੈ ਕਿਉਂਕਿ ਠੋਸ-ਤਰਲ ਹਾਈਬ੍ਰਿਡ ਬਣਤਰ ਇਲੈਕਟ੍ਰੋਲਾਈਟ ਦੇ ਉੱਚ-ਤਾਪਮਾਨ ਸੜਨ ਨੂੰ ਦਬਾਉਂਦਾ ਹੈ, ਅਤੇ ਸੰਯੁਕਤ ਸਿਲਾਈ ਪ੍ਰਕਿਰਿਆ ਸਥਿਰ ਇਲੈਕਟ੍ਰੋਡ ਸੰਪਰਕ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਂਦੀ ਹੈ।
ਸਵਾਲ:7. OBC ਇਨਪੁਟ ਫਿਲਟਰ ਸਰਕਟ ਵਿੱਚ ਬਿਜਲੀ ਦੀ ਖਪਤ ਨੂੰ ਘੱਟ ਤੋਂ ਘੱਟ ਕਰਨ ਲਈ ਕੈਪੇਸੀਟਰ ਕਿਵੇਂ ਚੁਣੇ ਜਾਣੇ ਚਾਹੀਦੇ ਹਨ?
A: YMIN ਘੱਟ-ESR ਮਾਡਲਾਂ (ਜਿਵੇਂ ਕਿ, VHU_35V_270μF, ESR ≤8mΩ) ਨੂੰ ਇਨਪੁਟ-ਸਟੇਜ ਰਿਪਲ ਨੁਕਸਾਨਾਂ ਨੂੰ ਘਟਾਉਣ ਲਈ ਤਰਜੀਹ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ। ਇਸ ਦੇ ਨਾਲ ਹੀ, ਵਧੀ ਹੋਈ ਸਟੈਂਡਬਾਏ ਪਾਵਰ ਖਪਤ ਤੋਂ ਬਚਣ ਲਈ ਲੀਕੇਜ ਕਰੰਟ ≤20μA ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।
ਸਵਾਲ:8. DCDC ਆਉਟਪੁੱਟ ਵੋਲਟੇਜ ਰੈਗੂਲੇਸ਼ਨ ਪੜਾਅ ਵਿੱਚ ਉੱਚ ਸਮਰੱਥਾ ਘਣਤਾ (ਜਿਵੇਂ ਕਿ VHT_25V_470μF) ਵਾਲੇ YMIN ਕੈਪੇਸੀਟਰਾਂ ਦੇ ਕੀ ਫਾਇਦੇ ਹਨ?
A: ਉੱਚ ਸਮਰੱਥਾ ਆਉਟਪੁੱਟ ਰਿਪਲ ਵੋਲਟੇਜ ਨੂੰ ਘਟਾਉਂਦੀ ਹੈ ਅਤੇ ਬਾਅਦ ਵਿੱਚ ਫਿਲਟਰਿੰਗ ਦੀ ਜ਼ਰੂਰਤ ਨੂੰ ਘਟਾਉਂਦੀ ਹੈ। ਸੰਖੇਪ ਡਿਜ਼ਾਈਨ (10×10.5mm) PCB ਟਰੇਸ ਨੂੰ ਛੋਟਾ ਕਰਦਾ ਹੈ ਅਤੇ ਪਰਜੀਵੀ ਇੰਡਕਟੈਂਸ ਕਾਰਨ ਹੋਣ ਵਾਲੇ ਵਾਧੂ ਨੁਕਸਾਨ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ।
ਸਵਾਲ: 9. ਕੀ YMIN ਕੈਪੇਸੀਟਰ ਪੈਰਾਮੀਟਰ ਆਟੋਮੋਟਿਵ-ਗ੍ਰੇਡ ਵਾਈਬ੍ਰੇਸ਼ਨ ਹਾਲਤਾਂ ਦੇ ਅਧੀਨ ਬਿਜਲੀ ਦੀ ਖਪਤ ਨੂੰ ਘਟਾਉਣਗੇ ਅਤੇ ਪ੍ਰਭਾਵਿਤ ਕਰਨਗੇ?
A: YMIN ਕੈਪੇਸੀਟਰ ਵਾਈਬ੍ਰੇਸ਼ਨ ਦਾ ਵਿਰੋਧ ਕਰਨ ਲਈ ਢਾਂਚਾਗਤ ਮਜ਼ਬੂਤੀ (ਜਿਵੇਂ ਕਿ ਅੰਦਰੂਨੀ ਲਚਕੀਲਾ ਇਲੈਕਟ੍ਰੋਡ ਡਿਜ਼ਾਈਨ) ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹਨ। ਟੈਸਟਿੰਗ ਦਰਸਾਉਂਦੀ ਹੈ ਕਿ ਵਾਈਬ੍ਰੇਸ਼ਨ ਤੋਂ ਬਾਅਦ ESR ਅਤੇ ਲੀਕੇਜ ਮੌਜੂਦਾ ਤਬਦੀਲੀ ਦਰ 1% ਤੋਂ ਘੱਟ ਹੈ, ਜੋ ਕਿ ਮਕੈਨੀਕਲ ਤਣਾਅ ਕਾਰਨ ਪ੍ਰਦਰਸ਼ਨ ਦੇ ਨਿਘਾਰ ਨੂੰ ਰੋਕਦੀ ਹੈ।
ਸਵਾਲ: 10. 260°C ਰੀਫਲੋ ਸੋਲਡਰਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੌਰਾਨ YMIN ਕੈਪੇਸੀਟਰਾਂ ਲਈ ਲੇਆਉਟ ਲੋੜਾਂ ਕੀ ਹਨ?
A: ਇਹ ਸਿਫ਼ਾਰਸ਼ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਕਿ ਕੈਪੇਸੀਟਰਾਂ ਨੂੰ ਸਥਾਨਕ ਓਵਰਹੀਟਿੰਗ ਤੋਂ ਬਚਣ ਲਈ ਗਰਮੀ ਪੈਦਾ ਕਰਨ ਵਾਲੇ ਹਿੱਸਿਆਂ (ਜਿਵੇਂ ਕਿ MOSFETs) ਤੋਂ ≥5mm ਦੂਰ ਰੱਖਿਆ ਜਾਵੇ। ਮਾਊਂਟਿੰਗ ਦੌਰਾਨ ਥਰਮਲ ਗਰੇਡੀਐਂਟ ਤਣਾਅ ਨੂੰ ਘਟਾਉਣ ਲਈ ਇੱਕ ਥਰਮਲ ਤੌਰ 'ਤੇ ਸੰਤੁਲਿਤ ਸੋਲਡਰ ਪੈਡ ਡਿਜ਼ਾਈਨ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।
ਸਵਾਲ: 11. ਕੀ YMIN ਠੋਸ-ਤਰਲ ਹਾਈਬ੍ਰਿਡ ਕੈਪੇਸੀਟਰ ਰਵਾਇਤੀ ਇਲੈਕਟ੍ਰੋਲਾਈਟਿਕ ਕੈਪੇਸੀਟਰਾਂ ਨਾਲੋਂ ਜ਼ਿਆਦਾ ਮਹਿੰਗੇ ਹਨ?
A: YMIN ਕੈਪੇਸੀਟਰ ਲੰਬੀ ਉਮਰ (135°C/4000h) ਅਤੇ ਘੱਟ ਬਿਜਲੀ ਦੀ ਖਪਤ (ਕੂਲਿੰਗ ਸਿਸਟਮ ਦੀ ਲਾਗਤ ਬਚਾਉਣ) ਦੀ ਪੇਸ਼ਕਸ਼ ਕਰਦੇ ਹਨ, ਜਿਸ ਨਾਲ ਡਿਵਾਈਸ ਦੇ ਸਮੁੱਚੇ ਜੀਵਨ ਚੱਕਰ ਦੀ ਲਾਗਤ 10% ਤੋਂ ਵੱਧ ਘੱਟ ਜਾਂਦੀ ਹੈ।
ਸਵਾਲ:12. ਕੀ YMIN ਅਨੁਕੂਲਿਤ ਮਾਪਦੰਡ (ਜਿਵੇਂ ਕਿ ਘੱਟ ESR) ਪ੍ਰਦਾਨ ਕਰ ਸਕਦਾ ਹੈ?
A: ਹਾਂ। ਅਸੀਂ ਗਾਹਕ ਦੀ ਸਵਿਚਿੰਗ ਫ੍ਰੀਕੁਐਂਸੀ (ਜਿਵੇਂ ਕਿ, 100kHz-500kHz) ਦੇ ਆਧਾਰ 'ਤੇ ਇਲੈਕਟ੍ਰੋਡ ਢਾਂਚੇ ਨੂੰ ਐਡਜਸਟ ਕਰ ਸਕਦੇ ਹਾਂ ਤਾਂ ਜੋ ESR ਨੂੰ 5mΩ ਤੱਕ ਹੋਰ ਘਟਾਇਆ ਜਾ ਸਕੇ, ਅਤਿ-ਉੱਚ-ਕੁਸ਼ਲਤਾ ਵਾਲੀਆਂ OBC ਜ਼ਰੂਰਤਾਂ ਨੂੰ ਪੂਰਾ ਕੀਤਾ ਜਾ ਸਕੇ।
ਸਵਾਲ:13. ਕੀ YMIN ਦੇ ਠੋਸ-ਤਰਲ ਹਾਈਬ੍ਰਿਡ ਕੈਪੇਸੀਟਰ 800V ਹਾਈ-ਵੋਲਟੇਜ ਪਲੇਟਫਾਰਮਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦੇ ਹਨ? ਸਿਫ਼ਾਰਸ਼ ਕੀਤੇ ਮਾਡਲ ਕਿਹੜੇ ਹਨ?
A: ਹਾਂ। VHT ਸੀਰੀਜ਼ ਦਾ ਵੱਧ ਤੋਂ ਵੱਧ ਸਾਮ੍ਹਣਾ ਕਰਨ ਵਾਲਾ ਵੋਲਟੇਜ 450V (ਜਿਵੇਂ ਕਿ, VHT_450V_100μF) ਅਤੇ ਲੀਕੇਜ ਕਰੰਟ ≤35μA ਹੈ। ਇਹ ਕਈ 800V ਵਾਹਨਾਂ ਲਈ DC-DC ਮੋਡੀਊਲਾਂ ਵਿੱਚ ਵਰਤਿਆ ਗਿਆ ਹੈ।
ਸਵਾਲ:14. YMIN ਦੇ ਠੋਸ-ਤਰਲ ਹਾਈਬ੍ਰਿਡ ਕੈਪੇਸੀਟਰ PFC ਸਰਕਟਾਂ ਵਿੱਚ ਪਾਵਰ ਫੈਕਟਰ ਨੂੰ ਕਿਵੇਂ ਅਨੁਕੂਲ ਬਣਾਉਂਦੇ ਹਨ?
A: ਘੱਟ ESR ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਰਿਪਲ ਨੁਕਸਾਨਾਂ ਨੂੰ ਘਟਾਉਂਦਾ ਹੈ, ਜਦੋਂ ਕਿ ਘੱਟ DF ਮੁੱਲ (≤1.5%) ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਨੁਕਸਾਨਾਂ ਨੂੰ ਦਬਾਉਂਦਾ ਹੈ, PFC-ਸਟੇਜ ਕੁਸ਼ਲਤਾ ਨੂੰ ≥98.5% ਤੱਕ ਵਧਾਉਂਦਾ ਹੈ।
ਸਵਾਲ:15. ਕੀ YMIN ਰੈਫਰੈਂਸ ਡਿਜ਼ਾਈਨ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ? ਮੈਂ ਉਹਨਾਂ ਨੂੰ ਕਿਵੇਂ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦਾ ਹਾਂ?
A: OBC/DCDC ਪਾਵਰ ਟੌਪੋਲੋਜੀ ਰੈਫਰੈਂਸ ਡਿਜ਼ਾਈਨ ਲਾਇਬ੍ਰੇਰੀ (ਸਿਮੂਲੇਸ਼ਨ ਮਾਡਲਾਂ ਅਤੇ PCB ਲੇਆਉਟ ਦਿਸ਼ਾ-ਨਿਰਦੇਸ਼ਾਂ ਸਮੇਤ) ਸਾਡੀ ਅਧਿਕਾਰਤ ਵੈੱਬਸਾਈਟ 'ਤੇ ਉਪਲਬਧ ਹੈ। ਇਸਨੂੰ ਡਾਊਨਲੋਡ ਕਰਨ ਲਈ ਇੱਕ ਇੰਜੀਨੀਅਰ ਖਾਤਾ ਰਜਿਸਟਰ ਕਰੋ।
ਪੋਸਟ ਸਮਾਂ: ਸਤੰਬਰ-02-2025